SYSIO_B7_0_ODD Tile Documentation

Tile Bels

NameType
PIOA SEIO33_CORE
PIOB SEIO33_CORE

Config Bitmap

 
 
 
 
S
S
 
O
O
S
S
 
 
 
 
 
 
L
 
 
 
 
R
R
 
 
 
 
 
 
C
C
C
C
 
I
 
L
L
L
 
S
G
R
O
 
 
 
S
S
 
O
O
 
 
 
 
 
 
 
 
M
S
S
 
 
 
 
 
R
R
 
 
 
 
 
 
C
C
C
C
 
I
 
L
L
L
 
 
 
 
 
 
 
 
 
 
 
 
M
R
T
O
 
 
 
L
 
S
G
 
1
1
1
1
1
O
T
3
3
T
D
3
3
3
3
3
1
P
1
P
P
G
S
S
S
S
 
L
 
C
T
T
T
T
S
 
 
 
 
 
 
S
T
T
T
T
C
 
L
 
S
S
S
S
G
P
P
1
P
1
3
3
3
3
3
D
T
3
3
T
O
1
1
1
1
1
1
1
 
 
 

Configuration Enums

Configuration enum PIOA.BASE_TYPE

Value F0B9 F1B11 F3B11 F4B11 F5B6 F6B10 F8B10 F9B9 F10B9 F10B10 F11B9 F12B9 F12B10 F12B11 F13B7 F13B8 F14B8 F15B8 F15B10
BIDIR_LVCMOS12 - 1 - - - - - 1 1 - - - 1 1 - - - - 1
BIDIR_LVCMOS15 - - - - - - 1 1 1 1 - - 1 1 - - - - 1
BIDIR_LVCMOS18 - - - - - - - 1 1 1 - - 1 1 - - - - 1
BIDIR_LVCMOS25 - - 1 - - - - 1 1 - - - 1 - - - - - 1
BIDIR_LVCMOS33 - - - - - - - 1 1 - - - 1 - - - - - 1
INPUT_LVCMOS10 - 1 - 1 - - - 1 1 - - - 1 1 - - - - 1
INPUT_LVCMOS12 - 1 - - - - - - - - 1 - - 1 - - - - -
INPUT_LVCMOS15 - - - - - - 1 - - 1 1 - - 1 - - - - -
INPUT_LVCMOS18 - - - - - - - - - 1 1 - - 1 - - - - -
INPUT_LVCMOS25 - - 1 - - - - - - - 1 - - - - - - - -
INPUT_LVCMOS33 - - - - - - - - - - 1 - - - - - - - -
NONE - - - - - - - - - - - - - - - - - - 1
OUTPUT_LVCMOS12 - - - - - 1 - 1 1 - 1 1 1 1 - - - - 1
OUTPUT_LVCMOS15 - - - - - 1 - 1 1 - 1 1 1 1 - - - - 1
OUTPUT_LVCMOS18 - - - - - 1 - 1 1 - 1 1 1 1 - - - - 1
OUTPUT_LVCMOS25 - - - - - 1 - 1 1 - 1 1 1 1 - - - - 1
OUTPUT_LVCMOS25D 1 - - - 1 1 - 1 1 - 1 1 1 1 1 1 1 1 1
OUTPUT_LVCMOS33 - - - - - 1 - 1 1 - 1 1 1 1 - - - - 1
OUTPUT_LVCMOS33D 1 - - - 1 1 - 1 1 - 1 1 1 1 1 1 1 1 1

Configuration enum PIOA.CLAMP

Value F13B9
OFF 0
ON 1

Configuration enum PIOA.DFTDO2DI

Value F0B11
DISABLED -
ENABLED 1

Configuration enum PIOA.DRIVE_1V2

Value F11B10 F12B10 F13B10 F14B10 F15B10
12 1 1 1 0 1
2 1 0 1 0 0
4 0 1 0 1 0
8 0 1 0 0 1

Configuration enum PIOA.DRIVE_1V5

Value F11B10 F12B10 F13B10 F14B10 F15B10
12 1 1 1 0 1
2 1 0 1 0 0
4 0 1 0 1 0
8 0 1 0 0 1

Configuration enum PIOA.DRIVE_1V8

Value F11B10 F12B10 F13B10 F14B10 F15B10
2 1 0 1 0 0
4 0 1 0 1 0
50RS 0 1 0 0 1
8 0 1 0 0 1

Configuration enum PIOA.DRIVE_2V5

Value F11B10 F12B10 F13B10 F14B10 F15B10
10 0 0 0 1 1
2 1 0 1 0 0
4 0 1 0 1 0
50RS 0 1 0 0 1
8 0 1 0 0 1

Configuration enum PIOA.DRIVE_3V3

Value F11B10 F12B10 F13B10 F14B10 F15B10
12 1 1 1 0 1
2 1 0 1 0 0
4 0 1 0 1 0
50RS 1 0 0 0 0
8 0 1 0 0 1

Configuration enum PIOA.GLITCHFILTER

Value F5B10
OFF 1
ON -

Configuration enum PIOA.HYSTERESIS_1V5

Value F8B10 F10B10 F12B11
OFF 0 0 0
ON 1 1 1

Configuration enum PIOA.HYSTERESIS_1V8

Value F10B10 F12B11
OFF 0 0
ON 1 1

Configuration enum PIOA.HYSTERESIS_2V5

Value F3B11
OFF 0
ON 1

Configuration enum PIOA.LOOPBKCD2AB

Value F15B9
DISABLED -
ENABLED 1

Configuration enum PIOA.OPENDRAIN

Value F5B11
OFF -
ON 1

Configuration enum PIOA.PULLMODE

Value F6B10 F7B10 F9B10
DOWN 0 0 0
I3C 1 1 1
KEEPER 0 1 0
NONE 1 0 0
UP 1 1 0

Configuration enum PIOA.SLEEPHIGHLEAKAGE

Value F8B9
DISABLED -
ENABLED 1

Configuration enum PIOA.SLEWRATE

Value F1B10 F2B10 F3B10 F4B10
FAST 1 1 1 1
MED - - - 1
SLOW - - - -

Configuration enum PIOA.TERMINATION_1V2

Value F6B11 F7B11 F8B11 F9B11
40 1 - - -
50 - 1 1 -
60 - 1 - -
75 - - 1 1
OFF - - - -

Configuration enum PIOA.TERMINATION_1V5

Value F6B11 F7B11 F8B11 F9B11 F10B11
40 1 - - 1 -
50 - 1 1 - 1
60 - 1 - - -
75 - - 1 1 -
OFF - - - - -

Configuration enum PIOA.TERMINATION_1V8

Value F6B11 F7B11 F8B11 F9B11 F10B11
150 - - 1 - -
40 1 - 1 - -
50 - 1 1 1 -
60 - 1 - 1 -
75 - - 1 1 1
OFF - - - - -

Configuration enum PIOA.TMUX

Value F12B9
INV 1
T -

Configuration enum PIOA.UNDERDRIVE_1V8

Value F8B10
OFF 0
ON 1

Configuration enum PIOA.UNDERDRIVE_3V3

Value F2B11 F3B11
OFF 0 0
ON 1 1

Configuration enum PIOB.BASE_TYPE

Value F0B9 F1B8 F3B8 F5B6 F5B7 F6B7 F8B7 F10B7 F11B11 F13B7 F13B8 F14B8 F15B7 F15B8
BIDIR_LVCMOS12 1 - - - - - 1 1 1 1 - - - 1
BIDIR_LVCMOS15 1 1 - - - - - 1 1 1 - - 1 1
BIDIR_LVCMOS18 1 - - - - - - 1 1 1 - - 1 1
BIDIR_LVCMOS25 1 - - - - 1 - 1 - 1 - - - 1
BIDIR_LVCMOS33 1 - - - - - - 1 - 1 - - - 1
INPUT_LVCMOS10 1 - - - 1 - 1 1 1 1 - - - 1
INPUT_LVCMOS12 - - - - - - 1 - 1 - - 1 - -
INPUT_LVCMOS15 - 1 - - - - - - 1 - - 1 1 -
INPUT_LVCMOS18 - - - - - - - - 1 - - 1 1 -
INPUT_LVCMOS25 - - - - - 1 - - - - - 1 - -
INPUT_LVCMOS33 - - - - - - - - - - - 1 - -
NONE - - - - - - - 1 - - - - - -
OUTPUT_LVCMOS12 1 - 1 - - - - 1 1 1 1 1 - 1
OUTPUT_LVCMOS15 1 - 1 - - - - 1 1 1 1 1 - 1
OUTPUT_LVCMOS18 1 - 1 - - - - 1 1 1 1 1 - 1
OUTPUT_LVCMOS25 1 - 1 - - - - 1 1 1 1 1 - 1
OUTPUT_LVCMOS25D 1 - 1 1 - - - 1 1 1 1 1 - 1
OUTPUT_LVCMOS33 1 - 1 - - - - 1 1 1 1 1 - 1
OUTPUT_LVCMOS33D 1 - 1 1 - - - 1 1 1 1 1 - 1

Configuration enum PIOB.CLAMP

Value F12B8
OFF 0
ON 1

Configuration enum PIOB.DFTDO2DI

Value F9B7
DISABLED -
ENABLED 1

Configuration enum PIOB.DRIVE_1V2

Value F10B7 F11B7 F12B7 F13B7 F14B7
12 1 0 1 1 1
2 0 0 1 0 1
4 0 1 0 1 0
8 1 0 0 1 0

Configuration enum PIOB.DRIVE_1V5

Value F10B7 F11B7 F12B7 F13B7 F14B7
12 1 0 1 1 1
2 0 0 1 0 1
4 0 1 0 1 0
8 1 0 0 1 0

Configuration enum PIOB.DRIVE_1V8

Value F10B7 F11B7 F12B7 F13B7 F14B7
2 0 0 1 0 1
4 0 1 0 1 0
50RS 1 0 0 1 0
8 1 0 0 1 0

Configuration enum PIOB.DRIVE_2V5

Value F10B7 F11B7 F12B7 F13B7 F14B7
10 1 1 0 0 0
2 0 0 1 0 1
4 0 1 0 1 0
50RS 1 0 0 1 0
8 1 0 0 1 0

Configuration enum PIOB.DRIVE_3V3

Value F10B7 F11B7 F12B7 F13B7 F14B7
12 1 0 1 1 1
2 0 0 1 0 1
4 0 1 0 1 0
50RS 0 0 0 0 1
8 1 0 0 1 0

Configuration enum PIOB.GLITCHFILTER

Value F4B8
OFF 1
ON -

Configuration enum PIOB.HYSTERESIS_1V5

Value F1B8 F11B11 F15B7
OFF 0 0 0
ON 1 1 1

Configuration enum PIOB.HYSTERESIS_1V8

Value F11B11 F15B7
OFF 0 0
ON 1 1

Configuration enum PIOB.HYSTERESIS_2V5

Value F6B7
OFF 0
ON 1

Configuration enum PIOB.LOOPBKCD2AB

Value F10B8
DISABLED -
ENABLED 1

Configuration enum PIOB.OPENDRAIN

Value F4B7
OFF -
ON 1

Configuration enum PIOB.PULLMODE

Value F0B8 F2B8 F3B8
DOWN 0 0 0
I3C 1 1 1
KEEPER 0 1 0
NONE 0 0 1
UP 0 1 1

Configuration enum PIOB.SLEEPHIGHLEAKAGE

Value F1B9
DISABLED -
ENABLED 1

Configuration enum PIOB.SLEWRATE

Value F5B8 F6B8 F7B8 F8B8
FAST 1 1 1 1
MED 1 - - -
SLOW - - - -

Configuration enum PIOB.TERMINATION_1V2

Value F0B7 F1B7 F2B7 F3B7
40 - - - 1
50 - 1 1 -
60 - - 1 -
75 1 1 - -
OFF - - - -

Configuration enum PIOB.TERMINATION_1V5

Value F0B7 F1B7 F2B7 F3B7 F15B6
40 1 - - 1 -
50 - 1 1 - 1
60 - - 1 - -
75 1 1 - - -
OFF - - - - -

Configuration enum PIOB.TERMINATION_1V8

Value F0B7 F1B7 F2B7 F3B7 F15B6
150 - 1 - - -
40 - 1 - 1 -
50 1 1 1 - -
60 1 - 1 - -
75 1 1 - - 1
OFF - - - - -

Configuration enum PIOB.TMUX

Value F13B8
INV 1
T -

Configuration enum PIOB.UNDERDRIVE_1V8

Value F1B8 F7B7
OFF 0 0
ON 1 1

Configuration enum PIOB.UNDERDRIVE_3V3

Value F6B7 F7B7
OFF 0 0
ON 1 1

Configuration enum SIOLOGICA.CEINMUX

Value F0B2 F15B1
1 1 -
CEIN - 1
INV - -

Configuration enum SIOLOGICA.CEOUTMUX

Value F1B2 F14B1
1 1 -
CEOUT - 1
INV - -

Configuration enum SIOLOGICA.GSR

Value F10B2
DISABLED 1
ENABLED -

Configuration enum SIOLOGICA.IDDRX1_ODDRX1.OUTPUT

Value F4B3
DISABLED -
ENABLED 1

Configuration enum SIOLOGICA.INMUX

Value F3B2
BYPASS -
DELAY 1

Configuration enum SIOLOGICA.INREG.REGSET

Value F11B2
RESET -
SET 1

Configuration enum SIOLOGICA.IREG_OREG.OUTPUT

Value F3B3
DISABLED -
ENABLED 1

Configuration enum SIOLOGICA.LSRINMUX

Value F5B2 F7B2
0 - -
INV - 1
LSRIN 1 1

Configuration enum SIOLOGICA.LSROUTMUX

Value F1B1 F6B2
0 - -
INV 1 -
LSROUT 1 1

Configuration enum SIOLOGICA.MODE

Value F13B3
IDDRX1_ODDRX1 1
IREG_OREG -
NONE -

Configuration enum SIOLOGICA.OUTMUX

Value F12B2
BYPASS -
DELAY 1

Configuration enum SIOLOGICA.OUTREG.REGSET

Value F7B1
RESET -
SET 1

Configuration enum SIOLOGICA.SCLKINMUX

Value F0B3 F1B3
0 - -
INV 1 1
SCLKIN - 1

Configuration enum SIOLOGICA.SCLKOUTMUX

Value F14B3 F15B3
0 - -
INV 1 1
SCLKOUT 1 -

Configuration enum SIOLOGICA.SRMODE

Value F9B2
ASYNC -
LSR_OVER_CE 1

Configuration enum SIOLOGICA.TSREG.REGSET

Value F6B1
RESET -
SET 1

Configuration enum SIOLOGICB.CEINMUX

Value F14B4 F15B4
1 - 1
CEIN 1 -
INV - -

Configuration enum SIOLOGICB.CEOUTMUX

Value F0B5 F13B4
1 1 -
CEOUT - 1
INV - -

Configuration enum SIOLOGICB.GSR

Value F13B6
DISABLED 1
ENABLED -

Configuration enum SIOLOGICB.IDDRX1_ODDRX1.OUTPUT

Value F8B0
DISABLED -
ENABLED 1

Configuration enum SIOLOGICB.INMUX

Value F2B5
BYPASS -
DELAY 1

Configuration enum SIOLOGICB.INREG.REGSET

Value F4B6
RESET -
SET 1

Configuration enum SIOLOGICB.IREG_OREG.OUTPUT

Value F7B0
DISABLED -
ENABLED 1

Configuration enum SIOLOGICB.LSRINMUX

Value F4B5 F6B5
0 - -
INV - 1
LSRIN 1 1

Configuration enum SIOLOGICB.LSROUTMUX

Value F5B5 F10B6
0 - -
INV - 1
LSROUT 1 1

Configuration enum SIOLOGICB.MODE

Value F3B6
IDDRX1_ODDRX1 1
IREG_OREG -
NONE -

Configuration enum SIOLOGICB.OUTMUX

Value F6B6
BYPASS -
DELAY 1

Configuration enum SIOLOGICB.OUTREG.REGSET

Value F6B4
RESET -
SET 1

Configuration enum SIOLOGICB.SCLKINMUX

Value F4B0 F5B0
0 - -
INV 1 1
SCLKIN - 1

Configuration enum SIOLOGICB.SCLKOUTMUX

Value F9B0 F10B0
0 - -
INV 1 1
SCLKOUT 1 -

Configuration enum SIOLOGICB.SRMODE

Value F12B6
ASYNC -
LSR_OVER_CE 1

Configuration enum SIOLOGICB.TSREG.REGSET

Value F5B4
RESET -
SET 1

Fixed Connections

SourceSink
JRXDATA0_SIOLOGIC_CORE_IBASE_PIC_A→ E1:JF0
JRXDATA1_SIOLOGIC_CORE_IBASE_PIC_A→ E1:JF1
JINFF_SIOLOGIC_CORE_IBASE_PIC_A→ E1:JF4
JINDD_SIOLOGIC_CORE_IBASE_PIC_A→ E1:JF5
JPADDI_SEIO33_CORE_IOA→ E1:JF5
JRXDATA0_SIOLOGIC_CORE_IBASE_PIC_B→ E1:JQ0
JRXDATA1_SIOLOGIC_CORE_IBASE_PIC_B→ E1:JQ1
JINFF_SIOLOGIC_CORE_IBASE_PIC_B→ E1:JQ4
JINDD_SIOLOGIC_CORE_IBASE_PIC_B→ E1:JQ5
JPADDI_SEIO33_CORE_IOB→ E1:JQ5
E1:JCE0→ JCEIN_SIOLOGIC_CORE_IBASE_PIC_A
E1:JCE1→ JCEIN_SIOLOGIC_CORE_IBASE_PIC_B
E1:JCE0→ JCEOUT_SIOLOGIC_CORE_IBASE_PIC_A
E1:JCE1→ JCEOUT_SIOLOGIC_CORE_IBASE_PIC_B
JPADDI_SEIO33_CORE_IOA→ JDI_SIOLOGIC_CORE_IBASE_PIC_A
JPADDI_SEIO33_CORE_IOB→ JDI_SIOLOGIC_CORE_IBASE_PIC_B
JTXDATA0_SIOLOGIC_CORE_IBASE_PIC_A→ JDOUT_SIOLOGIC_CORE_IBASE_PIC_A
JTXDATA0_SIOLOGIC_CORE_IBASE_PIC_B→ JDOUT_SIOLOGIC_CORE_IBASE_PIC_B
E1:JCIBMUXOUTA2→ JI3CRESEN_SEIO33_CORE_IOA
E1:JCIBMUXOUTA5→ JI3CRESEN_SEIO33_CORE_IOB
E1:JCIBMUXOUTB2→ JI3CWKPU_SEIO33_CORE_IOA
E1:JCIBMUXOUTB5→ JI3CWKPU_SEIO33_CORE_IOB
JDI_SIOLOGIC_CORE_IBASE_PIC_A→ JINDD_SIOLOGIC_CORE_IBASE_PIC_A
JDI_SIOLOGIC_CORE_IBASE_PIC_B→ JINDD_SIOLOGIC_CORE_IBASE_PIC_B
E1:JLSR0→ JLSRIN_SIOLOGIC_CORE_IBASE_PIC_A
E1:JLSR1→ JLSRIN_SIOLOGIC_CORE_IBASE_PIC_B
E1:JLSR0→ JLSROUT_SIOLOGIC_CORE_IBASE_PIC_A
E1:JLSR1→ JLSROUT_SIOLOGIC_CORE_IBASE_PIC_B
JDOUT_SIOLOGIC_CORE_IBASE_PIC_A→ JPADDO_SEIO33_CORE_IOA
E1:JCIBMUXOUTA0→ JPADDO_SEIO33_CORE_IOA
JDOUT_SIOLOGIC_CORE_IBASE_PIC_B→ JPADDO_SEIO33_CORE_IOB
E1:JCIBMUXOUTB4→ JPADDO_SEIO33_CORE_IOB
JTOUT_SIOLOGIC_CORE_IBASE_PIC_A→ JPADDT_SEIO33_CORE_IOA
E1:JCIBMUXOUTB1→ JPADDT_SEIO33_CORE_IOA
JTOUT_SIOLOGIC_CORE_IBASE_PIC_B→ JPADDT_SEIO33_CORE_IOB
E1:JCIBMUXOUTC0→ JPADDT_SEIO33_CORE_IOB
E1:JCLK0→ JSCLKIN_SIOLOGIC_CORE_IBASE_PIC_A
E1:JCLK1→ JSCLKIN_SIOLOGIC_CORE_IBASE_PIC_B
E1:JCLK0→ JSCLKOUT_SIOLOGIC_CORE_IBASE_PIC_A
E1:JCLK1→ JSCLKOUT_SIOLOGIC_CORE_IBASE_PIC_B
JTSDATA0_SIOLOGIC_CORE_IBASE_PIC_A→ JTOUT_SIOLOGIC_CORE_IBASE_PIC_A
JTSDATA0_SIOLOGIC_CORE_IBASE_PIC_B→ JTOUT_SIOLOGIC_CORE_IBASE_PIC_B
E1:JCIBMUXOUTB1→ JTSDATA0_SIOLOGIC_CORE_IBASE_PIC_A
E1:JCIBMUXOUTC0→ JTSDATA0_SIOLOGIC_CORE_IBASE_PIC_B
E1:JCIBMUXOUTA0→ JTXDATA0_SIOLOGIC_CORE_IBASE_PIC_A
E1:JCIBMUXOUTB4→ JTXDATA0_SIOLOGIC_CORE_IBASE_PIC_B
E1:JCIBMUXOUTB0→ JTXDATA1_SIOLOGIC_CORE_IBASE_PIC_A
E1:JCIBMUXOUTD0→ JTXDATA1_SIOLOGIC_CORE_IBASE_PIC_B