GPLL_LLC Tile Documentation

Tile Bels

NameType
PLL_LLC PLL_CORE

Config Bitmap

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
F
F
F
 
 
R
R
R
 
 
R
R
R
 
 
F
F
F
F
 
M
 
R
 
L
 
 
 
 
 
 
 
 
 
 
 
L
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Routing Muxes

Mux driving E1:JFBKCK_FBMUX_CORE_I_FBKMUX

Source F3B2 F4B2 F5B2 F6B2
E1:JFBKCLK0_FBMUX_CORE_I_FBKMUX - - - -
E1:JFBKCLK8_FBMUX_CORE_I_FBKMUX - - - 1
E1:JFBKCLK4_FBMUX_CORE_I_FBKMUX - - 1 -
E1:JFBKCLK12_FBMUX_CORE_I_FBKMUX - - 1 1
E1:JFBKCLK2_FBMUX_CORE_I_FBKMUX - 1 - -
E1:JFBKCLK10_FBMUX_CORE_I_FBKMUX - 1 - 1
E1:JFBKCLK6_FBMUX_CORE_I_FBKMUX - 1 1 -
E1:JFBKCLK14_FBMUX_CORE_I_FBKMUX - 1 1 1
E1:JFBKCLK1_FBMUX_CORE_I_FBKMUX 1 - - -
E1:JFBKCLK9_FBMUX_CORE_I_FBKMUX 1 - - 1
E1:JFBKCLK5_FBMUX_CORE_I_FBKMUX 1 - 1 -
E1:JFBKCLK13_FBMUX_CORE_I_FBKMUX 1 - 1 1
E1:JFBKCLK3_FBMUX_CORE_I_FBKMUX 1 1 - -
E1:JFBKCLK11_FBMUX_CORE_I_FBKMUX 1 1 - 1
E1:JFBKCLK7_FBMUX_CORE_I_FBKMUX 1 1 1 -
E1:JFBKCLK15_FBMUX_CORE_I_FBKMUX 1 1 1 1

Mux driving E1:JREFCK_REFMUX_CORE_I_REFMUX

Source F0B2 F9B1 F10B1 F10B2 F11B1 F14B1 F15B1
E1:JREFCLK10_REFMUX_CORE_I_REFMUX - - - - - - -
E1:JREFCLK14_REFMUX_CORE_I_REFMUX - - - - 1 - -
E1:JREFCLK20_REFMUX_CORE_I_REFMUX - - - 1 - - -
E1:JREFCLK22_REFMUX_CORE_I_REFMUX - - - 1 - - 1
E1:JREFCLK21_REFMUX_CORE_I_REFMUX - - - 1 - 1 -
E1:JREFCLK23_REFMUX_CORE_I_REFMUX - - - 1 - 1 1
E1:JREFCLK12_REFMUX_CORE_I_REFMUX - - 1 - - - -
E1:JREFCLK16_REFMUX_CORE_I_REFMUX - - 1 - 1 - -
E1:JREFCLK11_REFMUX_CORE_I_REFMUX - 1 - - - - -
E1:JREFCLK15_REFMUX_CORE_I_REFMUX - 1 - - 1 - -
E1:JREFCLK13_REFMUX_CORE_I_REFMUX - 1 1 - - - -
E1:JREFCLK17_REFMUX_CORE_I_REFMUX - 1 1 - 1 - -
E1:JREFCLK24_REFMUX_CORE_I_REFMUX 1 - - 1 - - -
E1:JREFCLK26_REFMUX_CORE_I_REFMUX 1 - - 1 - - 1
E1:JREFCLK25_REFMUX_CORE_I_REFMUX 1 - - 1 - 1 -
E1:JREFCLK27_REFMUX_CORE_I_REFMUX 1 - - 1 - 1 1

Configuration Enums

Configuration enum PLL_LLC.CLKMUX_FB

internal feedback selection

Value F4B1 F5B1 F6B1
CMUX_CLKOP - - -
CMUX_CLKOS 1 - -
CMUX_CLKOS2 - 1 -
CMUX_CLKOS3 1 1 -
CMUX_CLKOS4 - - 1
CMUX_CLKOS5 1 - 1

Configuration enum PLL_LLC.LMMICLKMUX

Value F12B2
INV 1
LMMICLK -

Configuration enum PLL_LLC.LMMIRESETNMUX

Value F8B3
INV 1
LMMIRESETN -

Configuration enum PLL_LLC.MODE

PLL_CORE primitive mode

Value F8B2
NONE -
PLL_CORE 1

Fixed Connections

SourceSink
N1E1:JCIBMUXOUTB0→ E1:JBINACT0_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTB1→ E1:JBINACT1_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTB2→ E1:JBINTEST0_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTB3→ E1:JBINTEST1_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTC4→ E1:JCIBDIR_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTC2→ E1:JCIBDSEL0_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTC1→ E1:JCIBDSEL1_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTC0→ E1:JCIBDSEL2_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTB3→ E1:JCIBLDREG_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTC3→ E1:JCIBROT_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTB5→ E1:JDIRDELP1_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTB4→ E1:JDIRDEL_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA0→ E1:JENCLKOP_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA2→ E1:JENCLKOS2_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA3→ E1:JENCLKOS3_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA4→ E1:JENCLKOS4_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA5→ E1:JENCLKOS5_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA1→ E1:JENCLKOS_PLL_CORE_I_PLL_LMMI
E1:JENEXT_FBMUX_CORE_I_FBKMUX→ E1:JENEXT_PLL_CORE_I_PLL_LMMI
E1:JREFMUXCK_PLL_CORE_I_PLL_LMMI→ E1:JF0
E1:JLOCK_PLL_CORE_I_PLL_LMMI→ E1:JF1
E1:JINTLOCK_PLL_CORE_I_PLL_LMMI→ E1:JF2
E1:JPFDUP_PLL_CORE_I_PLL_LMMI→ E1:JF3
E1:JPFDDN_PLL_CORE_I_PLL_LMMI→ E1:JF4
E1:JLMMIRDATA0_PLL_CORE_I_PLL_LMMI→ E1:JF5
E1:JLMMIRDATA1_PLL_CORE_I_PLL_LMMI→ E1:JF6
E1:JLMMIRDATA2_PLL_CORE_I_PLL_LMMI→ E1:JF7
E1:JFBKCK_FBMUX_CORE_I_FBKMUX→ E1:JFBKCK_PLL_CORE_I_PLL_LMMI
E1:JINTFBK0_PLL_CORE_I_PLL_LMMI→ E1:JFBKCLK0_FBMUX_CORE_I_FBKMUX
E47:JECLKOUT_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBL→ E1:JFBKCLK10_FBMUX_CORE_I_FBKMUX
E1:JCLK1→ E1:JFBKCLK11_FBMUX_CORE_I_FBKMUX
E1:JINTFBK1_PLL_CORE_I_PLL_LMMI→ E1:JFBKCLK1_FBMUX_CORE_I_FBKMUX
E1:JINTFBK2_PLL_CORE_I_PLL_LMMI→ E1:JFBKCLK2_FBMUX_CORE_I_FBKMUX
E1:JINTFBK3_PLL_CORE_I_PLL_LMMI→ E1:JFBKCLK3_FBMUX_CORE_I_FBKMUX
E1:JINTFBK4_PLL_CORE_I_PLL_LMMI→ E1:JFBKCLK4_FBMUX_CORE_I_FBKMUX
E1:JINTFBK5_PLL_CORE_I_PLL_LMMI→ E1:JFBKCLK5_FBMUX_CORE_I_FBKMUX
E1:JCLKOUTDL_PLL_CORE_I_PLL_LMMI→ E1:JFBKCLK6_FBMUX_CORE_I_FBKMUX
N1E1:JCIBMUXOUTC0→ E1:JGRAYACT0_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTC1→ E1:JGRAYACT1_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTC2→ E1:JGRAYACT2_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTC3→ E1:JGRAYACT3_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTA0→ E1:JGRAYACT4_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTD3→ E1:JGRAYTEST0_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTD4→ E1:JGRAYTEST1_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTD5→ E1:JGRAYTEST2_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTD6→ E1:JGRAYTEST3_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTA2→ E1:JGRAYTEST4_PLL_CORE_I_PLL_LMMI
E1:JINTLOCK_PLL_CORE_I_PLL_LMMI→ E1:JINTLOCK_FBMUX_CORE_I_FBKMUX
N1E1:JCIBMUXOUTD0→ E1:JLEGACY_PLL_CORE_I_PLL_LMMI
E1:JLEGRDYN_PLL_CORE_I_PLL_LMMI→ E1:JLGYRDYN_FBMUX_CORE_I_FBKMUX
N1E1:JCLK1→ E1:JLMMICLK_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTB4→ E1:JLMMIOFFSET0_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTB5→ E1:JLMMIOFFSET1_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTB6→ E1:JLMMIOFFSET2_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTB7→ E1:JLMMIOFFSET3_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTC4→ E1:JLMMIOFFSET4_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTC5→ E1:JLMMIOFFSET5_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTC6→ E1:JLMMIOFFSET6_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA6→ E1:JLMMIREQUEST_PLL_CORE_I_PLL_LMMI
E1:JLSR0→ E1:JLMMIRESETN_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTD2→ E1:JLMMIWDATA0_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTD3→ E1:JLMMIWDATA1_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTD4→ E1:JLMMIWDATA2_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTD5→ E1:JLMMIWDATA3_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTA4→ E1:JLMMIWDATA4_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTA5→ E1:JLMMIWDATA5_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTA6→ E1:JLMMIWDATA6_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTA7→ E1:JLMMIWDATA7_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTA7→ E1:JLMMIWRRDN_PLL_CORE_I_PLL_LMMI
E2:JCLK0→ E1:JOPCGLDCK_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTD2→ E1:JPLLPDN_PLL_CORE_I_PLL_LMMI
N1E1:JLSR1→ E1:JPLLRESET_PLL_CORE_I_PLL_LMMI
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ E1:JQ0
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ E1:JQ1
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ E1:JQ2
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ E1:JQ3
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ E1:JQ4
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ E1:JQ5
E1:JLMMIRDATA3_PLL_CORE_I_PLL_LMMI→ E1:JQ6
E1:JLMMIREADY_PLL_CORE_I_PLL_LMMI→ E1:JQ7
E1:JREFCK_REFMUX_CORE_I_REFMUX→ E1:JREFCK_PLL_CORE_I_PLL_LMMI
E1:JCLK0→ E1:JREFCLK11_REFMUX_CORE_I_REFMUX
N25:JINCK_SIOLOGIC_CORE_IBASE_PIC_A→ E1:JREFCLK13_REFMUX_CORE_I_REFMUX
N25:JPADDI_SEIO33_CORE_IOA→ E1:JREFCLK13_REFMUX_CORE_I_REFMUX
S1E8:JINCK_IOLOGIC_CORE_I_GEARING_PIC_TOP_A→ E1:JREFCLK14_REFMUX_CORE_I_REFMUX
S1E8:JPADDI_DIFFIO18_CORE_IOA→ E1:JREFCLK14_REFMUX_CORE_I_REFMUX
S1E44:JINCK_IOLOGIC_CORE_I_GEARING_PIC_TOP_A→ E1:JREFCLK15_REFMUX_CORE_I_REFMUX
S1E44:JPADDI_DIFFIO18_CORE_IOA→ E1:JREFCLK15_REFMUX_CORE_I_REFMUX
S1E6:JINCK_IOLOGIC_CORE_I_GEARING_PIC_TOP_A→ E1:JREFCLK16_REFMUX_CORE_I_REFMUX
S1E6:JPADDI_DIFFIO18_CORE_IOA→ E1:JREFCLK16_REFMUX_CORE_I_REFMUX
N1E1:JCLK0→ E1:JREFCLK21_REFMUX_CORE_I_REFMUX
N23:JINCK_SIOLOGIC_CORE_IBASE_PIC_A→ E1:JREFCLK23_REFMUX_CORE_I_REFMUX
N23:JPADDI_SEIO33_CORE_IOA→ E1:JREFCLK23_REFMUX_CORE_I_REFMUX
S1E40:JINCK_IOLOGIC_CORE_I_GEARING_PIC_TOP_A→ E1:JREFCLK25_REFMUX_CORE_I_REFMUX
S1E40:JPADDI_DIFFIO18_CORE_IOA→ E1:JREFCLK25_REFMUX_CORE_I_REFMUX
S1E8:JINCK_IOLOGIC_CORE_I_GEARING_PIC_TOP_A→ E1:JREFCLK26_REFMUX_CORE_I_REFMUX
S1E8:JPADDI_DIFFIO18_CORE_IOA→ E1:JREFCLK26_REFMUX_CORE_I_REFMUX
E1:JCIBMUXOUTB0→ E1:JREFSEL_REFMUX_CORE_I_REFMUX
N1E1:JCIBMUXOUTB7→ E1:JROTDELP1_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTB6→ E1:JROTDEL_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTD7→ E1:JSCANCLK_PLL_CORE_I_PLL_LMMI
N1E1:JLSR0→ E1:JSCANRST_PLL_CORE_I_PLL_LMMI
N1E1:JCIBMUXOUTD1→ E1:JSTDBY_PLL_CORE_I_PLL_LMMI
E1:JCIBMUXOUTB2→ E1:JWKUPSYNC_FBMUX_CORE_I_FBKMUX
E1:JZRSEL3_REFMUX_CORE_I_REFMUX→ E1:JZRSEL3_PLL_CORE_I_PLL_LMMI
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ E47:JLLCLKOP_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBL
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ E47:JLLCLKOS2_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBL
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ E47:JLLCLKOS3_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBL
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ E47:JLLCLKOS4_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBL
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ E47:JLLCLKOS5_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBL
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ E47:JLLCLKOS_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBL
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ E48:JLLCLKOP_ECLKBANK_CORE_ECLKBANK5
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ E48:JLLCLKOS2_ECLKBANK_CORE_ECLKBANK5
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ E48:JLLCLKOS3_ECLKBANK_CORE_ECLKBANK5
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ E48:JLLCLKOS4_ECLKBANK_CORE_ECLKBANK5
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ E48:JLLCLKOS5_ECLKBANK_CORE_ECLKBANK5
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ E48:JLLCLKOS_ECLKBANK_CORE_ECLKBANK5
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ E49:JLLCLKOP_ECLKBANK_CORE_ECLKBANK4
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ E49:JLLCLKOS2_ECLKBANK_CORE_ECLKBANK4
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ E49:JLLCLKOS3_ECLKBANK_CORE_ECLKBANK4
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ E49:JLLCLKOS4_ECLKBANK_CORE_ECLKBANK4
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ E49:JLLCLKOS5_ECLKBANK_CORE_ECLKBANK4
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ E49:JLLCLKOS_ECLKBANK_CORE_ECLKBANK4
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ E50:JLLCLKOP_ECLKBANK_CORE_ECLKBANK3
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ E50:JLLCLKOS2_ECLKBANK_CORE_ECLKBANK3
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ E50:JLLCLKOS3_ECLKBANK_CORE_ECLKBANK3
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ E50:JLLCLKOS4_ECLKBANK_CORE_ECLKBANK3
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ E50:JLLCLKOS5_ECLKBANK_CORE_ECLKBANK3
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ E50:JLLCLKOS_ECLKBANK_CORE_ECLKBANK3
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ E51:JLLCLKOP_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBR
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ E51:JLLCLKOS2_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBR
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ E51:JLLCLKOS3_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBR
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ E51:JLLCLKOS4_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBR
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ E51:JLLCLKOS5_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBR
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ E51:JLLCLKOS_ECLKLOGICMUXPLLFB_CORE_ECLKPLLFBR
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOP_BMID_CORE_BMIDMUX
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOP_LMID_CORE_LMIDMUX
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS2_BMID_CORE_BMIDMUX
E1:JCLKOS2_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS2_LMID_CORE_LMIDMUX
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS3_BMID_CORE_BMIDMUX
E1:JCLKOS3_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS3_LMID_CORE_LMIDMUX
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS4_BMID_CORE_BMIDMUX
E1:JCLKOS4_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS4_LMID_CORE_LMIDMUX
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS5_BMID_CORE_BMIDMUX
E1:JCLKOS5_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS5_LMID_CORE_LMIDMUX
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS_BMID_CORE_BMIDMUX
E1:JCLKOS_PLL_CORE_I_PLL_LMMI→ G:JLLCLKOS_LMID_CORE_LMIDMUX
E1:JLMMIRDATAVALID_PLL_CORE_I_PLL_LMMI→ N1E1:JF3
E1:JLMMIRDATA4_PLL_CORE_I_PLL_LMMI→ N1E1:JF4
E1:JLMMIRDATA5_PLL_CORE_I_PLL_LMMI→ N1E1:JF5
E1:JLMMIRDATA6_PLL_CORE_I_PLL_LMMI→ N1E1:JF6
E1:JLMMIRDATA7_PLL_CORE_I_PLL_LMMI→ N1E1:JF7
E1:JREGQA_PLL_CORE_I_PLL_LMMI→ N1E1:JQ0
E1:JREGQB_PLL_CORE_I_PLL_LMMI→ N1E1:JQ1
E1:JREGQB1_PLL_CORE_I_PLL_LMMI→ N1E1:JQ2
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ N3:JSREFCLK_SGMIICDR_CORE
E1:JCLKOP_PLL_CORE_I_PLL_LMMI→ N4:JSREFCLK_SGMIICDR_CORE